8月22号的议题。聊一下硅光CPO、硅光模块的封装。

ok，展开来聊一点硅光封装的分类吧。

前情：硅不发光，需要激光器。

简单的说，硅光芯片要封装，无非三件事，把硅光芯片与电芯片和基板组装在一起；让激光器的光进入硅光芯片；让光纤与硅光芯片耦合。

这三件事的第一件需要考虑硅光芯片、电芯片与基板的相互位置完成贴片焊接信号互联。

传统方案就是芯片并排贴装在基板上，典型的2D平面布局。

二维平面2D布局很难提高密度，布线长度不好控制。现在讨论的是3D三维空间的高密度布局。

那硅光芯片（PIC）、电芯片（EIC）和基板之间就存在多个组合。前几天写过一些案例，在基板上的上光下电，基板上的上电下光，或者分别在基板的上下分布。还有指插局部叠摞的案例。

再看按芯片材质划分，硅光芯片的不同工艺平台是上周的内容，不同的工艺平台考虑封装工艺的话主要是光层高度不同，以及不同材料的集成对应力的容忍度有差异。

最大的区别在于基板材质，不同的材质基板其电学的射频损耗/带宽不同、基板与芯片CTE差异导致的翘曲不同、基板热导系数不同导致光芯片和电芯片的PN结温控制有差异。

现在最热闹的玻璃基板支持大带宽与低翘曲。

继续展开的话，基板可以是单片基板，也可以是组合型的，在某类基板中嵌入一块硅、陶瓷或玻璃。

有些嵌入的是电信号桥接板，如Intel的EMIB。

有些嵌入的是光信号桥接板，如康宁的玻璃光桥、玻璃光波导板。

还有一些是嵌入的无信号功能的“假硅”填充块，是大小不一的芯片中，用来填缝的。可平衡热应力降低翘曲。

因为基板较厚，不利于打细孔，芯片封装中还有基板+中介板的更大带宽的封装工艺。中介板可以单独设计，也可以用EIC或PIC来起到中介板作用。

封装中还需要考虑工艺类型。

传统方案是Wire bonding的打线工艺，现在向Flip chip的（FC）翻面焊接，或3D封装中的面对面（俩芯片，其中一个翻面）工艺。

WB不适合高速光芯片，打线的金丝像天线，可辐射高频电磁波。打线的金丝有寄生电感会产生高频谐振。

Flip chip或Face to Face工艺是阵列焊接工艺。有大凸点的C4焊点，产业逐步向小间距的铜柱凸点发展，到更细更小焊盘的高密度的混合键合工艺研究。

封装工艺的难度越来越大，有望支持更大带宽与更高的密度。

先进封装焊点小、密、薄，对于翘曲十分敏感。但焊接是需要升温和降温的过程的，这会导致芯片间的翘曲与焊点开裂。先进封装除了研究更小焊点的大带宽之外，还研究抗翘曲的基板，以及如何降低焊接工艺温度。

WB呢，看起来很传统的老工艺，带宽也不足，可这工艺能容纳一定量的翘曲度。

硅是间接带隙，本身不发光，需要考虑激光器与硅光芯片的结合。

常用的有两类，一类是硅与可发光的III V材料（GaAs或InP）混合集成设计激光器，第二类是独立CW激光器与硅光芯片耦合

先看混合集成激光器，可以用键合工艺，微转印工艺，或直接上大招，在硅上生长III V材料。

直接生长这个工艺不成熟。相对而言用键合或转印是可以用于产品的。

其中键合工艺耐高温。

混合集成，只需要键合或转移功能区即可，因为有硅光芯片的现成衬底支撑，不需要III V（如InP）的衬底。

独立激光器芯片则需要衬底。

独立CW激光器与硅光芯片，可近端放置，可远端通过光纤桥接，光纤用保偏光纤比较多，产业在研究普通光纤+偏振控制器来替代保偏光纤。

硅光芯片与光纤耦合，从方向上来分，边缘耦合与垂直耦合，边缘耦合性能更好，垂直耦合更容易封装。

硅光芯片通常需要与很多个光纤耦合，光纤阵列从1D单排布局向2D阵列布局可逐步提高光口密度。另外光纤本身也在考虑如何优化来增加密度。

在很多案例中，也有了波导扇出光桥结构，通过片上波导布局，可兼顾高密度的硅光波导间距，以及常规普通光纤的排列间距。

光连接器可以是固定式，通常用胶粘工艺或镀金属光纤焊接工艺，这类方式机械强度高，但不利于后期的维护维修。

活动连接器是发展方向。

活动连接器现在广泛研究的是通过透镜的扩束光学，支持较大尺寸冗余的“盲插”活动连接器的光路对准。写过很多案例。8月22号也会聊。

光路耦合的工艺不是独立的，还需要考虑封装工艺对光路产生的位移量。芯片的翘曲控制，关联范围很宽。

22号，会用一些产业的案例来解读刚才提到的逻辑关系。

算是写个前言吧。

可详询18140517646